(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-175029 (P2002-175029A)

(43)公開日 平成14年6月21日(2002.6.21)


(51) Int.Cl.7	識別記号	FΙ	テーマコード(参考)
G09F 9/30	3 6 5	G 0 9 F 9/30	365Z 3K007
H01L 21/20		H 0 1 L 21/20	5 C 0 9 4
21/336		27/08	331E 5F048
27/08	3 3 1	H 0 5 B 33/14	A 5F052
29/786		H01L 29/78	614 5F110
	審査請求	未請求 請求項の数18 OL	(全 20 頁) 最終頁に続く
(21)出願番号	特顧2001-279802(P2001-279802)	(71)出顧人 000001889 三洋電機株式	:会社
(22)出顧日	平成13年9月14日(2001.9.14)	大阪府守口市 (72)発明者 安齋 勝矢	京阪本通2丁目5番5号
(31)優先権主張番号 (32)優先日	特顧2000-300982 (P2000-300982) 平成12年 9 月29日 (2000.9.29)	大阪府守口市	京阪本通2丁目5番5号 三社内
(33)優先權主張国	日本 (JP)	(72)発明者 古宮 直明 大阪府守口市 洋電機株式会	京阪本通2丁目5番5号 三社内
		(74)代理人 100075258 弁理士 吉田	日 研二 (外2名)

最終頁に続く

(54) 【発明の名称】 半導体装置及び表示装置

(57)【要約】

【課題】 複数の有機 E L 素子への供給電流ばらつきを 低減する。



【特許請求の範囲】

【 間求項 1 】 ゲート信号をゲートに受けて動作し、データ信号を取り込むスイッチング用薄膜トランジスタと、

駆動電源と被駆動素子との間に設けられ、前記スイッチング用薄膜トランジスタから供給されるデータ信号に応じ、前記駆動電源から前記被駆動素子に供給する電力を制御する素子駆動用薄膜トランジスタと、を有し、

さらに、前記駆動電源と前記素子駆動用薄膜トランジスタとの間には、前記素子駆動用薄膜トランジスタと逆導 10 電特性の補償用薄膜トランジスタが設けられていることを特徴とする半導体装置。

【 請求項 2 】 請求項 1 に記載の半導体装置において、前記補償用薄膜トランジスタは、前記駆動電源と前記素 子駆動用薄膜トランジスタとの間に、ダイオード接続されていることを特徴とする半導体装置。

【請求項3】 請求項1又は請求項2に記載の半導体装置において、

前記素子駆動用薄膜トランジスタは、互いに並列接続された複数の薄膜トランジスタから構成されることを特徴 20 とする半導体装置。

【請求項4】 請求項1又は請求項2に記載の半導体装置において、

前記素子駆動用薄膜トランジスタは、前記駆動電源と前 記被駆動素子との間に、互いに並列接続された複数の薄 膜トランジスタから構成され、

前記補償用薄膜トランジスタは、前記並列接続された複数の薄膜トランジスタと、前記駆動電源との間にそれぞれ設けられていることを特徴とする半導体装置。

【 請求項 5 】 請求項 1 ~ 4 のいずれか一つに記載の半 30 導体装置において、

前記被駆動素子は、第1及び第2電極の間に発光層を備えて構成されるエレクトロルミネッセンス素子であることを特徴とする半導体装置。

【請求項6】 請求項5に記載の装置において、

前記エレクトロルミネッセンス素子は、有機化合物を発 光層に用いた有機エレクトロルミネッセンス素子である ことを特徴とする半導体装置。

【請求項7】 請求項1~6のいずれか一つに記載の半 導体装置は、

マトリクス状に配置された各画素が、

前記スイッチング用薄膜トランジスタと、前記素子駆動 用薄膜トランジスタと、前記補償用薄膜トランジスタ と、表示素子としての前記被駆動素子と、を備えたアク ティブマトリクス型の表示装置に用いられていることを 特徴とする半導体装置。

【請求項8】 請求項1~7のいずれか一つに記載の半 導体装置において、

前記素子駆動用薄膜トランジスタ及び前記補償用薄膜トランジスタのチャネル長方向は、前記スイッチング用薄 50

膜トランジスタに前記データ信号を供給するデータラインの延びる方向に沿うように配置されていることを特徴とする半導体装置。

【請求項9】 マトリクス状に配置された複数の画素のそれぞれが、少なくとも、被駆動素子と、駆動電源からの電力を被駆動素子に供給する素子駆動用薄膜トランジスタと、を備えるアクティブマトリクス型の表示装置であり、

前記複数の画素の各画素領域は、マトリクスの行及び列 方向の辺のうちの一方が他方より長く、前記素子駆動用 薄膜トランジスタは、そのチャネル長方向が、前記画素 領域の長い方の辺に沿って配置されていることを特徴と する表示装置。

【請求項10】 請求項9に記載の表示装置において、前記画素領域は、マトリクスの行方向よりも列方向の辺が長く、前記素子駆動用薄膜トランジスタは、そのチャネル長方向が、前記列方向に沿って配置されていることを特徴とする表示装置。

【請求項11】 電源ラインからの駆動電流を対応する 被駆動素子に供給する少なくとも一つの素子駆動用薄膜 トランジスタと、

選択時に供給されるデータに基づいて前記素子駆動用薄膜トランジスタを制御するスイッチング用薄膜トランジスタと、を備え、

前記素子駆動用薄膜トランジスタのチャネル長方向は、 前記スイッチング用薄膜トランジスタに前記データ信号 を供給するデータラインの延びる方向に沿うように配置 されていることを特徴とする半導体装置。

【請求項12】 請求項1~8及び請求項11のいずれ かってに記載の半導体装置又は表示装置において、

前記素子駆動用薄膜トランジスタのチャネル長方向は、 前記スイッチング用薄膜トランジスタのチャネル長方向 と一致しないことを特徴とする半導体装置又は表示装 置。

【請求項13】 請求項1~請求項12のいずれか一つ に記載の装置において、

前記素子駆動用薄膜トランジスタのチャネル長方向が、 該トランジスタのチャネル領域をアニールするための線 状パルスレーザの走査方向に沿うように該素子駆動用薄 40 膜トランジスタが形成されていることを特徴とする半導 体装置又は表示装置。

【請求項14】 供給電力に応じて動作する被駆動素子と、前記被駆動素子に電力を供給するための電源ラインとの間に、前記被駆動素子への供給電力を制御するためのn個(nは、2以上の整数)の薄膜トランジスタを備え、

該 n 個の複数の薄膜トランジスタと対応する前記被駆動 素子とは、n-1以下の数のコンタクトによって電気的 に接続されていることを特徴とする半導体装置。

○ 【請求項15】 供給電力に応じて動作する被駆動素子

2

と、前記被駆動素子に電力を供給するための電源ライン との間に、前記被駆動素子への供給電力を制御するため の薄膜トランジスタを備え、

該薄膜トランジスタと対応する前記被駆動素子とは、配 線層によって互いに電気的に接続され、該配線層と該薄 膜トランジスタとのコンタクト位置と、該配線層と前記 被駆動素子とのコンタクト位置とが離間して配置されて いることを特徴とする半導体装置。

【請求項16】 請求項15に記載の半導体装置におい て、

前記被駆動素子は、第1及び第2電極の間に発光素子層 を備えた発光素子であり、

前記配線層の上層に形成された絶縁層にはコンタクトホ ールが形成されており、該コンタクトホールにおいて、 前記配線層は、前記絶縁層の上に前記コンタクトホール を覆って形成された前記発光素子の前記第1電極と接続 され、

前記第1電極の少なくともコンタクトホール領域は平坦 化層によって覆われ、前記第1電極及び前記平坦化層の 上層に前記発光素子層が形成されていることを特徴とす 20 る半導体装置。

【請求項17】 供給電力に応じて動作し、第1及び第 2 電極の間に発光素子層を備える被駆動素子と、前記被 駆動素子に電力を供給するための電源ラインとの間に、 前記被駆動素子への供給電力を制御するための薄膜トラ ンジスタを備え、

該薄膜トランジスタと対応する前記被駆動素子とは、下 層に形成された前記薄膜トランジスタと前記被駆動素子 との層間を隔てる絶縁層に形成されたコンタクトホール において直接又は間接的に互いに電気的に接続され、

前記第1電極の少なくともコンタクトホール領域は平坦 化層によって覆われ、前記第1電極及び前記平坦化層の 上層に前記発光素子層が形成されていることを特徴とす る半導体装置。

【請求項18】 請求項9~請求項17のいずれか一つ に記載の装置において、

前記被駆動素子は、有機化合物を発光層に用いた有機エ レクトロルミネッセンス素子であることを特徴とする半 導体装置又は表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、エレクトロルミ ネッセンス表示装置、特にその画素部の回路構成トラン ジスタに関する。

[0002]

【従来の技術】自発光索子であるエレクトロルミネッセ ンス(Electroluminescence:以下 E L)素子を各画素 に発光素子として用いた E L 表示装置は、自発光型であ ると共に、薄く消費電力が小さい等の有利な点があり、

る表示装置として注目され、研究が進められている。 【0003】また、なかでも、EL素子を個別に制御す る薄膜トランジスタ (TFT) などのスイッチ素子を各 画素に設け、画素毎にEL素子を制御するアクティブマ トリクス型EL表示装置は、高精細な表示装置として期 待されている。

【0004】図1は、m行n列のアクティブマトリクス 型 E L 表示装置における 1 画素当たりの回路構成を示し ている。EL表示装置では、基板上に複数本のゲートラ 10 インGLが行方向に延び、複数本のデータラインDL及 び電源ラインVLが列方向に延びている。また各画素は 有機EL素子50と、スイッチング用TFT (第1TF T) 10、EL素子駆動用TFT(第2TFT)20及 び補助容量Сsを備えている。

【0005】第1TFT10は、ゲートラインGLとデ ータラインDLとに接続されており、ゲート電極にゲー ト信号(選択信号)を受けてオンする。このときデータ ラインDLに供給されているデータ信号は第1TFT1 Oと第2TFT2Oとの間に接続された補助容量Csに 保持される。第2TFT20のゲート電極には、上記第 1 TFT10を介して供給されたデータ信号に応じた電 圧が供給され、この第2TFT20は、その電圧値に応 じた電流を電源ラインVLから有機EL素子50に供給 する。このような動作により、各画素ごとにデータ信号 に応じた輝度で有機EL素子を発光させ、所望のイメー ジが表示される。

【0006】ここで、有機EL素子は、陰極と陽極との 間に設けた有機発光層に電流を供給することで発光する 電流駆動型の素子である。一方、データラインDLに出 30 力されるデータ信号は、表示データに応じた振幅の電圧 信号である。そこで、従来より、有機EL表示装置で は、このようなデータ信号によって有機EL素子を正確 に発光させる目的で、各画素には第1TFT10と第2 TFT20とを設けている。

【発明が解決しようとする課題】上述の有機 E L 表示装 置において、その表示品質、信頼性はまだ十分ではな く、第1及び第2TFT10、20それぞれの特性ばら つきの解消が必要である。特に、電源ラインVLから有 40 機EL素子50に供給する電流量を制御する第2TFT の特性ばらつきは直接発光輝度にばらつきを発生させる ので、そのばらつきを小さくすることが要求されてい

【0008】また、これら第1及び第2TFT10.2 0を動作速度が速く、低電圧駆動の可能な多結晶シリコ ンTFTによって構成することが好適である。多結晶シ リコンを得るためには、非晶質シリコンをレーザアニー ルによって多結晶化させることが行われるが、照射レー ザの照射面内でのエネルギばらつき等に起因して多結晶 液晶表示装置(LCD)やCRTなどの表示装置に代わ 50 シリコンのグレインサイズが不均一となる。このグレイ 5

ンサイズのばらつき、特にTFTチャネル付近において ばらつきが起きると、TFTのオン電流特性などがばら ついてしまうという問題もある。

【0009】本発明は、上記課題に鑑みなされたものであり、有機EL素子を制御するTFTの特性ばらつきを緩和することで、各発光画素を均一な輝度で発光させることが可能なアクティブマトリクス型有機ELパネルを提供することを目的とする。

【0010】また、本発明の他の目的は有機 E L 素子などを被駆動素子として備える装置において、その信頼性 10 や特性向上を図ることである。

[0011]

【課題を解決するための手段】上記目的を達成するためにこの発明は、第1及び第2電極の間に発光層を備えて構成されるエレクトロルミネッセンス素子と、ゲート信号をゲートに受けて動作し、データ信号を取り込むスイッチング用薄膜トランジスタと、駆動電源と前記エレクトロルミネッセンス素子との間に設けられ、前記スイッチング用薄膜トランジスタから供給されるデータ信号に応じ、前記駆動電源から前記エレクトロルミネッセンスを大きに供給する電力を制御する素子駆動用薄膜トランジスタと、を有し、さらに、前記駆動電源と前記素子駆動用薄膜トランジスタとの間には、前記素子駆動用薄膜トランジスタと逆導電特性の補償用薄膜トランジスタが設けられている。

【0012】このような逆導電特性の補償用薄膜トランジスタにより、素子駆動用薄膜トランジスタとで、特性シフトのばらつきを吸収しあうことができるため、個々のトランジスタのばらつきを全体として緩和でき、特性ばらつきによるエレクトロルミネッセンス素子における発光輝度ばらつきを防止できる。

【0013】また本発明の他の態様は、前記補償用薄膜トランジスタは、前記駆動電源と前記素子駆動用薄膜トランジスタとの間に、ダイオード接続されていることである。

【 0 0 1 4 】これにより補償用薄膜トランジスタについて特別な制御信号を供給する必要なく素子駆動用薄膜トランジスタの特性ばらつきを補償することができる。

【0015】本発明の他の態様は、上記表示装置において、前記素子駆動用薄膜トランジスタは、互いに並列接 40 続された複数の薄膜トランジスタから構成されることである。

【0016】本発明のさらに別の態様は、上記素子駆動用薄膜トランジスタが、前記駆動電源と前記エレクトロルミネッセンス素子との間に、互いに並列接続された複数の薄膜トランジスタから構成され、前記補償用薄膜トランジスタは、前記並列接続された複数の薄膜トランジスタと、前記駆動電源との間にそれぞれ設けられていることである。

【0017】このように素子駆動用薄膜トランジスタを 50 えば1つの被駆動素子に対してそれぞれ十分なチャネル

6

(4)

並列に複数設けることで、個々のトランジスタに特性ばらつきが発生しても、並列接続されたトランジスタの全体の特性に対する影響を緩和することができる。このため、EL素子に対してばらつきが少なく電流を供給することができる。さらに、補償用薄膜トランジスタについてもこれを複数とすれば、個々のトランジスタの特性のばらつきが画素トランジスタ全体の特性に与える影響を低減でき、EL素子の均一輝度での発光が容易となる。

【0018】本発明の他の態様において、上記半導体装置は、マトリクス状に配置された各画素が、前記スイッチング用薄膜トランジスタと、前記素子駆動用薄膜トランジスタと、表示素子としての前記被駆動素子と、を備えたアクティブマトリクス型の表示装置に用いることができる。

【0019】本発明の他の態様では、上記半導体装置において、前記素子駆動用薄膜トランジスタ及び前記補償用薄膜トランジスタのチャネル長方向は、前記スイッチング用薄膜トランジスタに前記データ信号を供給するデータラインの延びる方向に沿うように配置されている。【0020】本発明の他の態様は、マトリクス状に配置された複数の画素のそれぞれが、少なくとも、被駆動素子と、駆動電源からの電力を被駆動素子に供給する素子駆動用薄膜トランジスタと、を備えるアクティブマトリクス型の表示装置であり、前記複数の画素の各画素領域

は、マトリクスの行及び列方向の辺のうちの一方が他方

より長く、前記素子駆動用薄膜トランジスタは、そのチ

ャネル長方向が、前記画素領域の長い方の辺に沿って配

【0021】本発明の他の態様に係る表示装置では、前 20021】本発明の他の態様に係る表示装置では、前 2013 長く、前記素子駆動用薄膜トランジスタは、そのチャネ ル長方向が、前記列方向に沿って配置されている。

置されている。

【0022】本発明の他の態様に係る半導体装置では、 電源ラインからの駆動電流を対応する被駆動素子に供給 する少なくとも一つの素子駆動用薄膜トランジスタと、 選択時に供給されるデータに基づいて前記素子駆動用薄膜トランジスタを制御するスイッチング用薄膜トランジスタのチャネル長方向は、前記スイッチング用薄膜トランジスタ に前記データ信号を供給するデータラインの延びる方向 に沿うように配置されている。

【0023】以上のような配置を採用することで、被駆動素子に電力を供給する素子駆動用薄膜トランジスタのチャネル長を長くでき、耐圧などトランジスタの信頼性を向上することができる。また、被駆動素子に対してそれぞれ設けられる素子駆動用薄膜トランジスタの特性を平均化することができ、被駆動素子が供給電力によって発光輝度の異なる発光素子などの場合においても素子毎の発光輝度のばらつきを抑えることができる。また、例えば1つの被駆動素子に対してそれぞれ十分なチャネル

長を備えた複数の素子駆動用薄膜トランジスタを並列又 は直列接続して画素内に効率的に配置することなどが容 易であり、被駆動素子が発光素子などである場合におい て発光領域を増加させることも可能となる。

【0024】本発明の他の態様に係る半導体装置又は表 示装置は、前記素子駆動用薄膜トランジスタのチャネル 長方向が、該トランジスタのチャネル領域をアニールす るための線状パルスレーザの走査方向に沿うように該素 子駆動用薄膜トランジスタが形成されている。

【0025】このように素子駆動用薄膜トランジスタの 10 チャネル長方向にレーザアニールの走査方向を合わせる ことで、他の被駆動素子に電力を供給する素子駆動用薄 膜トランジスタのトランジスタ特性との差を確実に小さ くすることができる。

【0026】レーザアニールでは、レーザ出力エネルギ ーのばらつきがある。このばらつきにはパルスレーザの 1 照射領域内でのばらつきと、ショット間でのばらつき が存在する。一方、例えばアクティブマトリクス型表示 装置などの半導体装置に採用される素子駆動用薄膜トラ く設計されることが多い。また、上述のように画素領域 の長い方の辺に沿って配置したり、列方向或いはデータ ラインの延在方向に沿って素子駆動用薄膜トランジスタ を形成することで、素子駆動用薄膜トランジスタのチャ ネル長を十分な長さとすることが容易となる。そして、 レーザの走査方向を素子駆動用薄膜トランジスタのチャ ネル長方向に概ね一致するか、言い換えると、レーザの 照射領域の長手方向がチャネルをその幅方向に横切るよ う設定することで、1つの素子駆動用薄膜トランジスタ のチャネル全領域が単一ショットによってアニールされ 30 ないように容易に調整することができる。これは、例え ば上記素子駆動用薄膜トランジスタのチャネル長をパル スレーザの 1 回の移動ピッチよりも長く設定すれば容易 に実現できる。よって、同一基板上に複数の被駆動素子 が形成され、この素子にそれぞれ電力を供給する素子駆 動用薄膜トランジスタが複数形成される場合に、この薄 膜トランジスタの能動層は複数回のショットによってレ ーザアニールすることが可能となり、ショット間におけ るエネルギばらつきを各トランジスタが均等に被り、各 薄膜トランジスタの特性を確実に平均化することが可能 40 となる。これによって、例えば被駆動素子として有機化 合物が発光層に用いられた有機EL素子が用いられた有 機EL表示装置などでは、各画素に設けられる有機EL 素子における発光輝度のばらつきを非常に小さくするこ とができる。

【0027】本発明の他の態様では、上記半導体装置に おいて、前記素子駆動用薄膜トランジスタのチャネル長 方向は、前記スイッチング用薄膜トランジスタのチャネ ル長方向と一致しない。

【0028】スイッチング用薄膜トランジスタは、この 50 上に形成されることになる。被駆動素子として発光素

トランジスタを選択する選択ラインと、データ信号を供 給するデータラインとが交差する近傍に配置され、多く の場合、選択ラインの延在方向とスイッチング用薄膜ト ランジスタのチャネル長方向が概ね平行するように配置 される。このような場合に、素子駆動用薄膜トランジス タのチャネル長方向をスイッチング用薄膜トランジスタ と異なる方向に配置することで、素子駆動用薄膜トラン ジスタはチャネル長を長くすることが容易となる。

【0029】本発明の他の態様に係る半導体装置では、 供給電力に応じて動作する被駆動素子と、前記被駆動素 子に電力を供給するための電源ラインとの間に、前記被 駆動素子への供給電力を制御するための n 個(n は、2 以上の整数)の薄膜トランジスタを備え、該n個の複数 の薄膜トランジスタと対応する前記被駆動素子とは、n - 1以下の数のコンタクトによって電気的に接続されて いる。

【0030】被駆動素子への電力供給の確実性や、ばら つき防止などの観点において、被駆動素子に電力を供給 する索子駆動用薄膜トランジスタを複数設けることは、 ンジスタは、チャネル幅に対してチャネル長が非常に長 20 効果が高い。一方で、例えば被駆動素子が発光素子など である場合においてコンタクト部は非発光領域となるこ とが多い。従って、被駆動素子に電力を供給するn個の 薄膜トランジスタと被駆動素子とのコンタクト数を n-1以下とすることで、装置としての信頼性向上を図りつ つ被駆動素子の実動作領域(発光素子であれば発光領 域)を最大限確保することが可能となる。

> 【0031】本発明の他の態様に係る半導体装置は、供 給電力に応じて動作する被駆動素子と、前記被駆動素子 に電力を供給するための電源ラインとの間に、前記被駆 動素子への供給電力を制御するための薄膜トランジスタ を備え、該薄膜トランジスタと対応する前記被駆動素子 とは、配線層によって互いに電気的に接続され、該配線 層と該薄膜トランジスタとのコンタクト位置と、該配線 層と前記被駆動素子とのコンタクト位置とが離間して配 置されている。

> 【0032】このように配線層と該薄膜トランジスタと のコンタクト位置と、該配線層と前記被駆動素子とのコ ンタクト位置とが離間して配置されることにより、配線 層よりも上層に形成されることの多い被駆動素子をより 平坦な面の上に形成することが容易となる。薄膜トラン ジスタと配線層とは絶縁層により隔てられており、これ らのコンタクトは絶縁層に形成したコンタクトホールに おいて行われる。また、配線層と被駆動素子との接続 は、両者を絶縁する絶縁層に形成したコンタクトホール を介して行われる。従って、薄膜トランジスタと配線層 を接続するコンタクトホールと、配線層と被駆動素子と を接続するコンタクトホールとが重なった位置に形成さ れると、最も上層に形成される被駆動素子は2つ(2 段)のコンタクトホールによってできた大きな凹凸面の

子、例えば、有機化合物が発光層に用いられた有機 E L 素子を採用した場合、有機化合物を含む層は、その形成 面の平坦性が悪いと、電界集中などが起き、その場所か ら発光不能となるダークスポットなどが生じやすい。従 って、配線層と被駆動素子とのコンタクトを薄膜トラン ジスタと配線層とのコンタクト部から離間することで、 被駆動素子の形成領域での平坦性を向上させることが可 能となる。

【0033】本発明の他の態様に係る半導体装置では、 上記被駆動素子が、第1及び第2電極の間に発光素子層 10 を備えた発光素子であり、前記配線層の上層に形成され た絶縁層にはコンタクトホールが形成されており、該コ ンタクトホールにおいて、前記配線層は、前記絶縁層の 上に前記コンタクトホールを覆って形成された前記発光 素子の前記第1電極と接続され、前記第1電極の少なく ともコンタクトホール領域は平坦化層によって覆われ、 前記第1電極及び前記平坦化層の上に前記発光素子層が 形成されていることを特徴とする。

【0034】第1電極のコンタクトホール領域を平坦化 層によって覆う、つまり、コンタクトホールの存在によ 20 り窪んだ部分を平坦化層によって埋めることにより、第 1 電極と平坦化層とで非常に平坦性の高い面を構成する ことができる。よって、この平坦性の高い面上に発光素 子層を形成することにより素子の信頼性を向上すること が可能となる。

【0035】本発明の他の態様に係る半導体装置は、供 給電力に応じて動作し、第1及び第2電極の間に発光素 子層を備える被駆動素子と、前記被駆動素子に電力を供 給するための電源ラインとの間に、前記被駆動素子への 供給電力を制御するための薄膜トランジスタを備え、該 30 薄膜トランジスタと対応する前記被駆動素子とは、下層 に形成された前記薄膜トランジスタと前記被駆動素子と の層間を隔てる絶縁層に形成されたコンタクトホールに おいて直接又は間接的に互いに電気的に接続され、前記 第1電極の少なくともコンタクトホール領域は平坦化層 によって覆われ、前記第1電極及び前記平坦化層の上層 に前記発光素子層が形成されている。

【0036】第1電極の上方には発光素子層が形成され るが、この第1電極にコンタクトホールの存在によって 発生する窪みを平坦化層によって覆うため、例えこの窪 40 みが深いものであったとしても、第1電極と平坦化層と で非常に平坦性の高い面を構成でき、この平坦性の高い 面上に発光素子層を形成することにより素子の信頼性を 向上することが可能となる。

【0037】本発明の他の態様は、上述の被駆動素子 は、有機化合物を発光層に用いた有機エレクトロルミネ ッセンス素子であることである。このような有機EL素 子では、高輝度かつ発光色、材料の選択範囲が広いが、 電流駆動であるから供給電流量のばらつきが発光輝度の ばらつきに影響を及ぼすが、上述のような画素の回路構 50 TFTとpch-TFTとは、nch-TFTの閾値+

成や配置の採用により、供給電流量を均一に維持するこ

とが容易である。また、上述のようなコンタクトの配 置、構造を採用することで、開口率が大きく、さらに発 光層などの素子層を平坦な面に形成することができ、信

頼性の高い素子が得られる。

[0038]

【発明の実施の形態】以下、図面を用いてこの発明の好 適な実施の形態(以下実施形態という)について説明す

【0039】 [実施形態1] 図2は、本発明の実施形態 1に係るm行n列のアクティブマトリクス型EL表示装 置における1画素当たりの回路構成を示している。図示 するように各画素は、有機EL素子50、スイッチング 用TFT(第1TFT)10、素子駆動用TFT(第2 TFT)20及び補助容量Csを備え、ここでは、行方 向に延びるゲートライン G L と、列方向に延びるデータ ラインDLで囲まれる領域に構成されている。本実施形 態では、さらに、導電特性が該第2TFT20と逆の補 慣用TFT30が電源ラインVLと第2TFT20との 間に挿入されている。この補償用TFT30は、ゲート と、ソース又はドレインの一方とが接続されてダイオー ド接続されており、該ダイオードが電源ラインVLと該 第2TFT20との間に順方向に接続されている。よっ て、特別な制御信号を供給せずに動作させることが可能 となっている。

【0040】第1TFT10は、ゲート信号をそのゲー トに受けてオンし、これにより、第1TFT10と第2 TFT20と間に接続された補助容量Csにデータライ ンDLに供給されているデータ信号が保持され、補助容 母Csの一方の電極電位が該データ信号に等しくなる。 第2TFT20は、電源ラインVLと、有機EL素子 (素子の陽極) 50との間に設けられ、そのゲートに印 加されるデータ信号の電圧値に応じた電流を電源ライン VLから有機 EL 索子50に供給するように動作する。 図2に示す例では、第1TFT10には高速応答可能な nch一TFTが用いられ、第2TFT20にはpch 一TFTが用いられている。

【0041】補償用TFT30には、該第2TFT20 と逆極性のnchーTFTが用いられており、第2TF T20の I (電流) - V (電圧) 特性が変動した場合、 ちょうど逆方向にその I - V 特性が変動し、第2 T F T 20の特性変動を補償する。

【0042】図3は、能動層に多結晶シリコンを用いた nchーTFT及びpchーTFTのI-V特性を示し ている。nch-TFTは、ゲートへの印加電圧が所定 の性電圧(+Vth)以上になると電流値が急激に上昇 し、一方のpch-TFTはゲートへの印加電圧が所定 の負電圧(-Vth)以下になると電流値が急激に上昇 する。ここで、例えば同一基板上に形成されたnchV t hが大きくなる方向、つまり、図3において右にシ フトするように変動した場合、pchーTFTの閾値-V t は、同程度だけ図3の右側にシフトする。反対に n t h-TFTの閾値+Vthが左にシフトするときは、 pthーTFTの閾値ーVthも左側にシフトする。例 えば、製造条件のばらつき等によって、図2の第2TF T20に用いられているpch-TFTの-Vthが右 ずれた場合、従来であれば同一条件化において有機EL 素子50に供給される電流量が直ちに減少してしまう。 しかし、本実施形態では、該第2TFT20と電源ライ 10 FT22における特性ばらつきを補償用TFT32で補 ンVLとの間に設けられているnch-TFTからなる 補償用TFT30の流す電流量が多くなる。

【0043】本実施形態では、図2に示すように、互い に逆極性からなる第2TFT20と補償用TFT30と が電源ラインVLと有機EL素子50との間に設けられ ているので、2つのTFTは、常時、互いに流す電流量 を補償するように釣り合うことになる。もちろん、補償 用TFT30の存在しない図1のような従来回路構成よ りも本実施形態の回路構成では、補償用TFT30が存 在する分、有機EL素子50に供給可能な最大電流値は 減少する。しかし、人間の目は、高輝度側における識別 感度が、中間輝度における感度に比較して非常に低いた め、最大供給電流値が多少減少しても表示品質には、ほ とんど影響を与えない。その一方で、各画素において、 第2TFT20と補償用TFT30とが互いに流し出す 電流を調整しあうので、画素間における有機 E L 素子 5 0への供給電流量のばらつきを低減することが可能とな る。

【0044】次に、図4を参照して、本実施形態の回路 構成によって実現される効果について説明する。図4上 30 段は、図2に示す本実施形態の画素回路構成によって有 機EL素子を発光させた場合、図4下段は、図1に示す 従来の画素回路構成によって有機EL素子を発光させた 場合の印加電圧(データ信号)と発光輝度との関係の一 例を示している。図4の設定は印加電圧(データ信号) 8 Vのときが有機 E L 素子に対する要求最大輝度として おり、8V~10Vの間で階調表示が行われている場合 を例に挙げている。また、図4の上段、下段の各3つの サンプルは、異なる製造条件下でそれぞれ図2及び図1 の回路構成の有機ELパネルを形成した場合、つまり画 素部のTFTの特性を故意にばらつかせた場合の発光輝 度特性である。

【0045】図4から明らかなように、従来の回路構成 では、画素部TFTの特性が異なる3つのサンプルにお いて、設定されたデータ信号電圧範囲8V~10Vにお いて輝度特性が大きく変化しているのに対し、本実施形 態の回路構成では、視感されない髙輝度領域での特性が 異なるだけで、3つのサンプルの中間調領域での輝度特 性差は非常に小さい。従って、各画素を本実施形態のよ

及ぼすEL素子駆動用TFT20の特性がばらついて も、これと逆極性の補償用TFT30の存在により、そ のばらつきを補償することが可能であり、有機EL素子 の発光輝度のばらつきを抑えることが可能となる。

【0046】図5は、本実施形態の回路構成の他の例を 示している。上述の図2と相違する点は、nch-TF Tを用いて第2TFT22が構成され、また、補償用T FT32には、ダイオード接続されたpch-TFTを 用いている点である。このような構成によっても第2T 償することができる。

【0047】図6は、本実施形態の回路構成のさらに別 の例を示している。図2の回路構成と相違する点は、第 2 TFTが複数並列して補償用TFT30と有機EL素 子50との間に設けられていることである。なお、TF Tの極性は、図2と同様に、第2TFT24がpch、 補償用TFT30がnchである。2つの第2TFT2 4は、そのゲートが共に、第1 T F T 1 0 及び補助容量 Csの第1電極側に接続され、各ソースは補償用TFT 30に接続され、ドレインが有機EL素子50に接続さ れている。このように第2TFT24を並列して設ける ことにより、第2TFTの特性ばらつきによる有機EL 素子への供給電流ばらつきをさらに低減することが可能 となる。

【0048】ここで、2つの第2TFT24それぞれの 流す電流値目標をiとすると、当然、2つの第2TFT 24の合計目標電流値は21となる。ばらつきにより、 例えば一方の第2TFT24の電流供給能力がi/2に なってしまっても、他方の第2TFT24がiだけ電流 を流せば、目標21に対し、(3/2)1を有機EL素 子に供給することができる。また、最悪一方のTFTの 電流供給能力が0になったとしても、図6の例ならば、 他方のTFTにより電流 i を有機EL素子に供給するこ とが可能である。単一のTFTで第2TFT24を構成 した場合、これが電流供給能力0になると、その画素は 欠陥になることと比較すると、その効果は格段に大き

【0049】また、本実施形態の各TFTは、レーザア ニール処理によりa-Siを多結晶化するが、複数の第 2 T F T 2 4 を並列して設ける場合、各第2 T F T 2 4 の能動領域に同時にレーザが照射されないようレーザ走 査方向に対してその形成場所をずらすなどの工夫をする ことが容易である。そして、そのような配置とすること で、全ての第2TFT24が欠陥となる可能性を格段に 低下させることができ、レーザアニールに起因した特性 ばらつきを最小限度に抑えることが可能となる。その 上、上述のように、第2TFT24と電源ラインVLと の間に補償用TFT30を設けているので、そのアニー ル条件等のばらつきにより第2TFT24の閾値にシフ うな回路構成とすることで、TFT、特に大きな影響を 50 トが生じても、補償用TFT30によってこれを緩和す ることができる。

【0050】図7は、本実施形態のさらに別の画素回路 構成を示している。上述の図6の構成と相違する点は、 第2TFT24だけでなく、補償用TFTも複数設けら れ、各補償用TFT34がそれぞれ電源ラインVLと第 -2 TFT24との間に設けられている点である。補償用 TFT34についても図7のように複数とすれば、各補 慣用TFT34に発生する電流供給能力のばらつきを全 体として緩和することができ、有機 E L 素子50への供 給電流能力のばらつきをより確実に低減させることが可 10 びており、かつゲートと同一材料から形成された容量ラ 能となる。

【0051】図8は、上記図7のような回路構成となる 有機EL表示装置の平面構成の一例を示している。また 図9(a)は、図8のA-A線に沿った概略断面、図9 (b)は、図8のB-B線に沿った概略断面、図9

(c)は、図8のC-C線に沿った概略断面を示してい る。なお、図9において、同時に形成される層(膜)に は機能の異なるものをのぞき基本的に同一符号を付して

【0052】図8に示すように、各画素は、第1TFT 10、補助容量Cs、2つのpchの第2TFT24、 電源ラインVLと該第2TFT24との間にダイオード 接続されて設けられたnchの2つの補償用TFT3 4、そして、第2 TFT24のドレインと接続された有 機EL素子50を備える。また、図8の例では(これに は限られないが)、行方向に延びるゲートラインGLと 列方向に延びる電源ラインVLとデータラインDLに囲 まれた領域に1画素が配置されている。なお、図8の例 では、より高精細なカラー表示装置を実現するため、 R. G. Bの画素が各行ごとにその配置位置がずれたい 30 わゆるデルタ配列が採用されているので、データライン DL及び電源ラインVLは、一直線状ではなく、行ごと に位置のずれた画素の間隙をぬうように列方向に延びて いる。

【0053】各画素領域において、ゲートラインGLと データラインDLとの交差部近傍には、第1TFT10 が形成されている。能動層6には、レーザアニール処理 によってa-Siを多結晶化して得たp-Siが用いら れ、この能動層6は、ゲートラインGLから突出したゲ ート電極2を2回跨ぐパターンとなっており、図7で は、シングルゲート構造で示しているが、回路的にはデ ュアルゲート構造となっている。能動層6は、ゲート電 極2を覆って形成されたゲート絶縁膜4上に形成されて おり、ゲート電極2の直上領域がチャネル、その両側に は、不純物がドープされたソース領域6S、ドレイン領 域6Dが形成されている。第1TFT10は、ゲートラ インGLに出力される選択信号に髙速応答することが望 まれるから、ここで、ソースドレイン領域65、6Dに は、リン(P)などの不純物がドープされ、nch-T FTとして構成されている。

【0054】第1TFT10のドレイン領域6Dは、第 1 T F T 1 0 全体を覆って形成される層間絶縁膜 1 4 の 上に形成されたデータラインDLと該層間絶縁膜14に 開口されたコンタクトホールで接続されている。

【0055】この第1TFT10のソース領域6Sに は、補助容量Сѕが接続されている。この補助容量Сѕ は、第1電極7と第2電極8とが層間にゲート絶縁膜4 を挟んで重なっている領域に形成されている。第1電極 7は、図8においてゲートラインGLと同様行方向に延 インSLと一体で形成されている。また、第2電極8 は、第1 T F T 1 0 の能動層 6 と一体で、該能動層 6 が 第1電極7の形成位置まで延出して構成されている。第 2電極8は、コネクタ42を介して第2TFT24のゲ ート電極25に接続されている。

【0056】2つのpchの第2TFT24と、2つの nchの補償用TFT34の断面構成は、図9(b)の ようになっている。これらの第2TFT及び補償用TF T24、34は、データラインDL(電源ラインVL) 20 に沿った方向に、各TFT毎に島状にパターニングされ た半導体層16を各能動層として利用している。従っ て、この例では、これら第2TFT24及び補償用TF T34のチャネルは、そのチャネル長方向がデータライ ンDL、ここでは細長い形状の1画素の長手方向に沿う ように配置されている。なお、この半導体層16は、第 1 T F T 1 0 の能動層 6 と同時に形成されたものであ り、レーザアニール処理により、a-Siが多結晶化さ れて形成された多結晶シリコンが用いられている。

【0057】図9(b)の両端に位置する補償用TFT 34は、そのドレイン領域が層間絶縁膜14に開口され たコンタクトホールを介し、それぞれ同じ電源ラインV Lに接続されている。また、補償用TFT34のチャネ ル領域の直下にはゲート絶縁膜4を挟んでゲート電極3 5が配されている。このゲート電極35は、ゲートライ ンGLと同一材料で、同時に形成された層であるが、図 8に示すようにコンタクトホールにおいて、電源ライン VLと接続されている。従って、この補償用TFT34 は、図7の回路図に示したように、ゲートとドレインが 共に電源ラインVLに接続されたダイオードを構成して 40 いる。また、この補償用TFT34のソース領域は、p chTFTから構成される第2TFT24のソース領域 と離間配置されており、コンタクト配線43によって互 いにそれぞれ接続されている。

【0058】第2TFT24の各ゲート電極25は、補 慣用TFT34のゲート電極35と同様、ゲートライン G L と同一材料で同時に形成された導電層であり、補助 容量Csの第2電極8にコネクタ42を介して接続さ れ、該補助容量Csの形成領域から電源ラインVLに沿 って延び、さらに能動層16の下に延びており、2つの 50 第2 TFT24 の各ゲート電極25を構成している。

【0059】有機EL素子50は、例えば図9 (c)の ような断面構造を備えており、上述のような各TFTが 形成された後、上面平坦化の目的で、基板全面に形成さ れた平坦化絶縁層18の上に形成されている。この有機 E L 素子 5 0 は、陽極 (透明電極) 5 2 と、最上層に各 画素共通で形成された陰極(金属電極)57との間に有 機層が積層されて構成されている。ここで、この陽極5 2は、第2 T F T 2 4 のソース領域と直接接続されてお らず、配線層を構成するコネクタ40を介して接続され ている。

【0060】ここで、本実施形態では、図8のように、 2つの第2TFT24は、1つのコネクタ40に共通に 接続されており、このコネクタ40は、有機EL素子5 0の第1電極52と1カ所でコンタクトしている。つま り、有機EL素子50は、n個の第2TFT24と、n -1個以下のコンタクトで接続されている。コンタクト 領域は非発光領域となることもあり、このように有機E L素子50とコネクタ40(第2TFT24)とのコン タクト数をできるだけ少なくすることで、発光領域をで きるだけ大きくすることを可能とする。なお、このコン 20 タクト数に関する他の例については、実施形態3として 後述する。

【0061】また、本実施形態では、図8及び図9

(c)に示すようにコネクタ40と陽極52との接続位 置は、コネクタ40と第2TFT24との接続位置とず れて配置されている。後述する有機化合物を含む発光素 子層51は、局部的に薄い場所などがあると電界集中が 起きやすく、電界集中の起きた場所から劣化が始まるこ とがある。従って有機材料の用いられる発光素子層51 の形成面はできるだけ平坦であることが望ましい。コン タクトホールの上層ではこのコンタクトホールに起因し た窪みができ、コンタクトホールが深ければ深いほどそ の窪みは大きくなる。従って、陽極52の形成領域外に コネクタ40と第2TFT24のソース領域とを接続す るコンタクトホールを配置することにより、上に有機層 の形成される陽極52の上面をできる限り平坦にするこ とを可能としている。なお、陽極52の上面を平坦にす る例については実施形態4として後述する。

【0062】発光素子層(有機層)51は、陽極側か ら、例えば第1ホール輸送層53、第2ホール輸送層5 4、有機発光層55、電子輸送層56が順に積層されて いる。一例として、第1ホール輸送層52は、

MTDATA:4,4',4''-tris(3-methylphenylphenylamino)tri phenylamine,

第2ホール輸送層54は、

TPD:N,N'-diphenyl-N,N'-di(3-methylphenyl)-1,1'-bip henyl-4,4'-diamine,

有機発光層55は、R, G, Bの目的とする発光色によ って異なるが、例えば、キナクリドン(Quinacridone) 誘導体を含むBeBq2:bis(10-hydroxybenzo[h]quinolinat 50 などが発生しても、正常な特性の他方の系が存在するこ

o)berylliumを含み、電子輸送層56は、BeBgから構成 される。また、図9(c)に示す例では、有機EL素子 50は、ITO (Indium Tin Oxide) などからなる陽極 52と有機発光層55以外の各有機層(53,54,5 6) 及びAIなどからなる陰極57は各画素共通で形成 されている。

【0063】上記EL素子の他の構成例としては、右に あげた材料を用いた左の層が順次積層形成された素子が あげられる。

- 10 【0064】a. 透明電極(陽極)
 - b. ホール輸送層: N B P
 - c. 発光層:レッド(R)・・・ホスト材料(A) q3) に赤色のドーパント (DCJTB) をドープ グリーン(G)・・・ホスト材料(Alq₂)に緑色の ドーパント (Coumarin 6) をドープ ブルー (B)・・・ホスト材料 (A I q 3) に背色のド ーパント(Perylene)をドープ
 - d. 電子輸送層:Alqa
 - e. 電子注入層:フッ化リチウム(LIF)
 - f. 電極(陰極):アルミニウム(Al)

なお、ここで、上記略称にて記載した材料の正式名称は 以下のとおりである。

- 「NBP」 ··· N, N' -Di((naphthalene-1-yl)-N, N' -dip henyl-benzidine)
- 「A i q 3」 ···Tris(8-hydroxyquinolinato)aluminum
- 「D C J T B」 · · · (2-(1,1-Dimethylethyl)-6-(2-(2, 3,6,7-tetrahydro-1,1,7,7-tetramethyl-1H,5H-benzo[i j]quinolizin-9-yl)ethenyl)-4H-pyran-4-ylidene)prop anedinitrile
- · 「Coumarin 6」…3-(2-Benzothiazolyl)-7-(diethylamino)coumarin
 - 「B A l q」 ···(1,1'-Bisphenyl-4-Olato)bis(2-met hyl-8-quinolinplate-N1,08)Aluminum

但し、もちろんこのような構成には限られない。

【0065】以上のような構造の画素において、ゲート ラインG Lに選択信号が印加されると、第1TFT10 がオンし、データラインDLの電位と、補助容量Csの 第2電極8に接続されたそのソース領域の電位が等しく なる。第2TFT24のゲート電極25には、データ信 40 号に応じた電圧が供給され、第2TFT24は、その電 圧値に応じて電源ラインVLから補償用TFT34を介 して供給される電流を有機EL素子50の陽極52に供 給する。このような動作により、各画素ごとにデータ信 号に応じた電流を正確に有機 EL素子50に供給するこ とができ、ばらつきのない表示が可能となる。

【0066】図8に示すように、電源ラインVLと有機 EL素子50との間に補償用TFT34と第2TFT2 4とがこの順に複数系列(ここでは2系列)設けられて いるので、一方の系でばらつきによる特性シフトや欠陥 とで、複数系列の合計決まる供給電流量のばらつきを緩和することを可能としている。

【0067】また、図8に示す平面配置では、共に能動層がレーザアニール処理によって多結晶化された多結晶シリコン層が用いられているが、このアニール処理は、一例として図の行方向に長いレーザビームを列方向に走査して行う。このような場合にも、第1TFT10のチャネル向きと、第2及び補償用TFT24、34の各能動層長さチャネル向きとは一致せず、また形成位置が第1と第2TFT10、24とで離れている。このため、レーザアニールによって、第1及び第2TFT10、24、さらには第2及び補償用TFT24、34に同時に不具合が生ずることを防止することが可能である。

【0068】なお、第1TFT10、第2TFT24及び補償用TFT34のいずれも、ボトムゲート構造として説明したが、能動層よりもゲート電極が上層に形成されたトップゲート構造であってもよい。

【0069】 [実施形態2] 次に、本発明の他の実施形態2について説明する。実施形態1では、トランジスタの特性ばらつきによる画素間で発光輝度のばらつきを防止するため、素子駆動用薄膜トランジスタと逆導電特性の補償用薄膜トランジスタを設けている。これに対して、本実施形態2では、素子駆動用薄膜トランジスタ

(第2TFT)の配置に着目して画素間での発光輝度のばらつきを抑制する。図10は、実施形態2に係る1画素あたりの構成例を示しており、図10(a)は概略平面図、図10(b)は図10(a)のB-B線に沿った断面図である。この構成は、図1と同一の回路構成で示される。また、図中、既に説明した図と対応する部分には同一符号を付している。

【0070】本実施形態2において、1画素は、有機E L素子50、第1TFT(スイッチング用薄膜トランジ スタ)10、補助容量Cs、第2TFT(素子駆動用薄 膜トランジスタ) 20を備える。実施形態1と異なり、 電源ラインVLと有機EL素子50との間には単一の第 2TFT20が形成されているが、この第2TFT20 は、上述の図8と同様に、そのチャネル長方向が、細長 く形成された画素の長手方向に沿うように配置されてい る。そして、本実施形態2では、このように画素領域の 長手方向にチャネル長方向が向くように第2TFT20 40 可能となる。 を配置することで、図10(a)のようにチャネル長の 非常に長い第2TFT20を配置する場合にも、また、 上述の図8に示すように電源ラインVLと、有機EL素 子50との間に第2TFT20や補償用TFT30を配 置する必要がある場合にも、有機 E L 素子 5 0 の発光領 域を最大限確保しながら、面積の限られた1 画素領域内 に必要なTFTを効率的に配置することを可能としてい

【0071】本実施形態2では、画素の長手方向に第2 TFT20を配置することで、図10(a)及び図10 18

(b) に示すように、第2TFT20のチャネル長を十分長くすることを可能としている。第2TFT20のチャネル長を十分長くすることにより、TFT耐圧向上による信頼性が向上する。また、第2TFT20のトランジスタ特性の平均化が可能となり、画素毎の第2TFT20の電流供給能力ばらつきを低減でき、この能力ばらつきにより発生する有機EL素子50の発光輝度ばらつきを非常に小さくすることが可能となる。

【0072】また、本実施形態2においては、実施形態 10 1と同様、第2TFT20は、アモルファスシリコン層 をレーザアニールによって多結晶化して得た多結晶シリ コン層を半導体層(能動層) 16として用いる。この場 合に、レーザアニールの走査方向を第2TFT20のチ ャネル長方向と一致するような方向に設定する、言い換 えるとパルスレーザの照射領域の長手方向エッジがチャ ネル16cを幅方向に横切るように配置し、かつ上述の ように第2TFT20のチャネル長を長くすることによ って、第2TFT20の特性ばらつきの低減が可能とな る。これは、単一のレーザショットによって第2TFT 20のチャネル全領域がアニールされないように調整す ることが容易で、他の画素の第2TFT20とその特性 に大きな差が発生することを防止でき、これにより第2 TFT20の特性についてより高い平均化効果を得るこ とが可能であるためである。

【0073】第2TFT20は、有機EL素子50に対して駆動電源(電源ラインVL)からの比較的大電流を供給することが要求されるが、能動層16に多結晶シリコンを用いたp-Si-TFTを第2TFT20に用いる場合、要求能力と比較してp-Siの移動度は十分な値であり、第2TFT20はそのチャネル長を長く設計しても十分な電流供給能力を発揮することできる。また、第2TFT20は、電源ラインVLに直接接続されるため要求耐圧が高く、チャネル長CLは、チャネル幅よりも大きくすることが要求されることが多い。従って、このような観点からも第2TFT20は、十分に長いチャネル長とすることが好適であり、そのために第2TFT20をそのチャネル長方向が画素領域内に長いチャネルを備える第2TFT20を効率的に配置することが可能となる。

【0074】表示面上に複数の画素がマトリクス状に配置されて構成される表示装置では、多くの場合、垂直方向(列方向)よりも水平方向(行方向)の方がより高い解像度が要求されるため、各画素は、上述の図8や図10(a)に示すように列方向に長い形状に設計される傾向が強い。このような場合に、列方向にチャネル長方向が向くように第2TFT20を配置すれば、画素領域の長手方向にチャネル長方向が沿うことになり、上述のような要求されるチャネル長の確保が容易となる。

TFT20を配置することで、図10(a)及び図10 50 【0075】また、本実施形態2に示すように、各画素

に表示素子を駆動するためのスイッチ素子が設けられる アクティブマトリクス型表示装置では、列方向に第1 T FT10にデータ信号を供給するデータラインDLが配 置され、行方向には選択ライン(ゲートライン)GLが 配置される。そこで、データラインDLの延びる方向 (列方向) にチャネル長方向が沿うように第2TFT2 0を配置することで、長いチャネル長を確保しつつ、第 2 TFT20を効率的に画素領域内に配置することが容 易となる。なお、図10の例では、駆動電源Pvddか イアウトが採用されており、この電源ラインVLについ てもデータラインDLと同様に列方向に延びているの で、第2TFT20のチャネル長方向は、この電源ライ ンVLの延在方向とも一致している。

【0076】ところで、本実施形態2では、上述のよう に第2 TFT20のチャネル長方向が、レーザアニール の走査方向と一致するように、或いは列方向(データラ インDLの延在方向)に平行となるように設定している が、第1TFT10については、ゲートラインGLの延 されている。よって、本実施形態2においては、第1T FT10と第2TFT20とでは、そのチャネル長方向 が互いに異なった配置になっている。

【0077】次に本実施形態2に係る表示装置の断面構 造について図10(b)を参照して説明する。図10 (b) は、第2TFT20及びこのTFT20と接続さ れる有機 E L 素子 5 0 の断面構造を示している。なお図 示しない第1TFTIOについては、チャネルの長さ、 ダブルゲートであること、及び能動層6の導電型が異な ること等を除けば、基本構成は、図10(b)の第2T FT20とほぼ共通している。

【0078】実施形態1において例示した第1及び第2 TFTは、共にボトムゲート構造であるが、本実施形態 2では第1及び第2TFT10、20は、能動層よりゲ ート電極が上層に形成されたトップゲート構造を採用し ている。もちろん、トップゲート構造に限られるもので はなく、ボトムゲート構造であってもよい。

【0079】第2TFT20の能動層16及び第1TF T10の能動層6は、上述のように共に、基板1上に形 成されたアモルファスシリコン層をレーザアニールして 40 多結晶化して得られた多結晶シリコンより構成されてい る。多結晶シリコンからなる能動層6及び能動層16の 上にはゲート絶縁膜4が形成されている。第1TFT1 O及び第2TFT20の各ゲート電極2及び25は、こ のゲート絶縁膜4の上に形成されており、第2TFT2 0のゲート電極25は、第1TFT10の能動層6と一 体の補助容量Csの第2電極8に接続され、図10

(a) に示すように補助容量Csとの接続部分から列方 向に延びてゲート絶縁膜4上に能動層16の上方を広く 覆うようにパターニングされている。

【0080】第2TFT20の能動層16は、ゲート電 極25によって上方が覆われている領域がチャネル領域 16 c であり、このチャネル領域 16 c の両側にはそれ ぞれソース領域16sと、ドレイン領域16dが形成さ れている。本実施形態2では、この能動層16のソース 領域16gは、補助容量Сgの近傍において、ゲート絶 縁膜4及び層間絶縁膜14を貫通して形成されたコンタ クトホールを介して電源ラインVLと電気的に接続され ている。また、ドレイン領域16 dは、マトリクスの次 ら電源ラインVLによって各画素に電力が供給されるレ 10 行に相当するゲートラインGLの近傍で、ゲート絶縁膜 4及び層間絶縁膜14を貫通して形成されたコンタクト ホールを介してコネクタ(配線層)40と接続されてい る。コネクタ40は、ドレイン領域16dとの接続領域 から有機EL素子50の形成領域まで延び、上記層間絶 縁膜14及び電源ラインVL及びコネクタ40を覆って 形成されている第1平坦化絶縁層18に形成されたコン タクトホールを介して有機EL素子50のITO電極 (陽極) 52と電気的に接続されている。

【0081】また、図10(b)では、上記第1平坦化 びる行方向にそのチャネル長方向が一致するように配置 20 層18の上には、有機EL素子50の陽極52の形成中 央領域のみ開口され、陽極52のエッジ、配線領域及び 第1及び第2TFTの形成領域を覆うように第2平坦化 絶縁層61が形成されている。そして、有機EL素子5 0の発光素子層51が、陽極52及び第2平坦化絶縁層 61上に形成されている。また発光素子層51の上には 全画素共通の金属電極57が形成されている。

> 【0082】次に、第2TFT20のチャネル長CL と、レーザの移動ピッチPとの関係について説明する。 上述のように、第2TFT20のチャネル長CLについ ては、十分長くすることが好適であるが、1回のパルス レーザでチャネル全領域がアニールされないようにする ためにはレーザの移動ピッチPがチャネル長CLに対 し、P<CLとなることが好ましい。移動ピッチPは、 レーザアニール装置の光学系システム等の設定により調 整可能である場合があり、このような場合、CL>Pと なるように装置を調整することが好適である。例えば2 00dpi程度の解像度の表示装置の場合、画素行方向 の長さは30μm程度であっても、列方向は80μm程 度を確保することができる。さらに、レーザの移動ピッ チP20μm~35μmの場合において、第2TFT2 0をそのチャネル長方向が画素長手方向に向くように配 置することでチャネル長CLは50μm~80μm程度 を確保でき、上記関係を満たすことができる。このよう な関係であれば第2TFT20のチャネル領域16c は、必ず複数回パルスレーザが照射されて多結晶化され ることとなり、同様に複数回のパルスレーザ照射により 多結晶化される他の画素の第2TFT20との間で、そ の特性の差を低減することが可能となる。

【0083】以上の説明では、1画素内において有機 E 50 L 素子50と、電源ラインVLとの間に単一の第2TF

T20が形成されている。しかし、第2TFT20は、 1画素内に複数設けられていてもよい。図11は、1画 紫内で、複数の第2TFT20が電源ライン16と有機 EL素子50との間に並列接続される場合のレイアウト の一例を示している。なお、図11に示す画素構成の等 価回路は、上述の図6の回路において補償用TFT30 を除いた場合と同等であり、2つの第2TFT20のソ ース領域16sa、16sbが共に電源ラインVLに接 続され、ドレイン領域16da、16dbが共にそれぞ れコンタクト40を介して有機EL素子50の陽極52 に接続されている。このように1画素内に第2TFT2 0を複数設けることで、1画素について複数の第2TF T20の両方が同時に不良となって有機 EL 素子に電流 供給不能となる確率を最低でも半分以下に低減すること ができる。

【0084】2つの第2TFT20a、20bの配置に ついては、図10と同様に、画素領域の長手方向(ここ ではデータラインDLの延在方向にも一致)に対し、そ のチャネル長方向がほぼ平行となるように配置する。こ のような配置により、発光領域を最大限確保しつつ各チ ャネル長CLをできるだけ長く確保することが可能とな っている。さらに、レーザアニールの走査方向について は、図11においても、2つの第2TFT20a、20 bのいずれのチャネル長方向にも平行となるように設定 されている。また、両能動層16a、16bは一直線上 に並べられている。複数の第2TFT20a、20bの 各能動層が必ずしも互いに一直線上に並ぶことは必須で はないが、第2TFT20a、20bの各チャネル領域 16 c a、16 c b は、レーザ走査方向に対し、互いに 完全に一致せずに、若干でもずれていることにより、T 30 FT20a,20bの特性が同じようにばらつくことを より確実に防止できる。即ち、チャネル長方向が互いに レーザ走査方向にずれていることで、同一のパルスによ って2つのTFTのチャネルが同時にアニールされる可 能性が減少し、第2TFT20a、20bの特性が全く 同じように設定値からずれたり、両方のトランジスタが 同時に動作しないといった問題発生の可能性を大幅に低 滅でき、画素毎における有機EL素子60に供給する総 電流量のばらつきを低減できる。

【0085】2つの第2TFT20a、20bのチャネ 40 ル長CLa、CLbは、そのいずれもが上述のようにレ ーザの移動ピッチPより大きいことが望ましい。さら に、複数の第2TFT20a, 20bのチャネル16c aと、16cbとの離間距離Lについても、レーザの移 動ピッチPよりも大きくすることがより好ましい。しか し、図11のように複数の第2TFT20が1画素内に 配置されている場合、少なくとも2つのTFT20a、 20bの合計チャネル長と上記離間距離 Lの合計が、移 動ピッチPより大きければ、レーザアニールによって、 1 画素内の複数のトランジスタTFT2a、TFT2b 50 各第2TFT20a、20bのソース領域(p-chT

に同時不具合が生ずる又は同じように特性がずれること を防止でき、画素毎での特性ばらつき低減効果が得られ

【0086】[実施形態3]次に、実施形態3として、 1 画素内において、複数の第2 TFT20と対応する有 機EL素子50とのより効率的な接続方法について説明 する。上述の実施形態1及び実施形態2の図11に示す ように、1画素内で、有機EL素子50と電源ラインV Lとの間に複数の第2TFT20を設けることは、信頼 性向上、特性向上などの観点で好適である。このように 複数の第2 TFT20を1画素内に設ける場合、図11 に示したように、第2TFT20a、20bと有機EL 素子50とをそれぞれ接続することで、電源ラインVL から有機EL素子50への第2TFT20を介してた電 流供給がより確実となる。しかし、図10(b)に示す ような透明な陽極52から下方の基板1を経て外部に発 光層55からの光を射出するタイプの有機EL素子の場 合、コンタクト部は遮光されることが多い。例えば、図 9 (c) や図10 (b) では、有機EL素子50の第2 TFT20との接続は、金属配線である配線層40を介 して行われており、この配線層40と陽極52とのコン タクト部では、陽極52の下方に遮光性の配線層40が 存在しており、この領域では発光層55からの光は基板 1 側に通り抜けることはできない。従って、第2TFT 20と有機 E L 素子 50とのコンタクト部を第2TFT 20の個数 n と同じ数だけ設けるとコンタクト数に比例 して発光面積が減少してしまう。

【0087】そこで、発光面積の減少を最小限とするた めには、1画素当たりの第2TFT20の数n(n≥ 2) に対し、該第2TFT20と有機EL素子50との コンタクト数をn-1以下とすることが好適である。上 述の図8や、以下に説明する図12、図13及び図14 では、n個の第2TFT20と有機EL素子50とをn - 1以下のコンタクト数で接続している。なお、以降で 説明する各図において、既に説明した図面と共通する部 分には同一符号を付し、説明を省略する。

【0088】図12では、電源ラインVLと有機EL素 子50との間に2つの第2TFT20a, 20bを並列 接続した場合の有機EL素子50とのコンタクト方法を 示している。なお、2つの第2TFT20a, 20b は、上述の図11と同様、そのチャネル長方向が画素の 長手方向(データラインDLの延在方向)、又はレーザ アニールの走査方向に対して平行となるように配置さ れ、さらに互いにずれるように配置されており、画素間 での輝度ばらつきの低減、信頼性向上を図っている。 【0089】図12の例では、単一の島状にパターニン グされた p-Siからなる半導体層が 2つの第2 TFT 20a、20bの能動層16a, 16bとして用いられ ている。この半導体パターンはその列方向の両端側が、

FTの場合)16sa、16sbであり、それぞれ電源ラインVLと接続されている。また、半導体パターンの中央付近が2つのTFT20a,20bのドレイン領域(pーchTFTの場合)16da及び16dbは、2つのTFTの間に配された単一の配線層40と、層間絶縁膜14及びゲート絶縁膜4を貫通して形成された共通のコンタクトホールにおいて接続されている(図10(b)参照)。

【0090】この配線層40は、有機EL素子50の陽極形成領域に延び、図10(b)の断面構造と同様に第 101平坦化絶縁層18に開口された1カ所のコンタクトホールを介して有機EL素子50の陽極52と接続されている。ここで、配線層40と陽極52と接続位置は、図12において、陽極52の画素長手方向の中央付近となっている。コンタクト位置は、図12のように限定されるわけではないが、図12のように陽極52の比較的中央付近に近い位置に配置されることにより、金属電極と比較すると高抵抗なITOなどからなる陽極52の形成領域内での電流密度の平均化効果が得られ、各画素の発光面内での発光輝度の均一性を高めることが可能であ 20る。

【0091】図13に示す例では、第2TFT20の数を3とし、これら3つのTFT20-1、20-2、20-3を電源ラインVLと有機EL素子50の陽極52との間に並列接続している。3つの第2TFT20の能動層16は、一体であり、チャネル長方向は図中の行方向に設定されている。第2TFT20-1~3の各チャネル領域16cl~3は、互いにそのチャネル幅方向において、能動層16のパターンが開口されていることで分離されている。

【0092】この3つの第2TFT20は、ここでは、電源ラインVLと1カ所で接続され、また単一の配線層40により、有機EL素子50の陽極52とも1カ所で接続され、ゲート電極25は、3つのTFTについて共通であり、補助容量Csの第2電極8に電気的に接続され、かつ補助容量Cs付近から列方向に延びた金属配線によって構成されている。図13の構成例では、3つの第2TFT20-1~3と有機EL素子50とが1つのコンタクト部によって接続されており、有機EL素子50の形成領域に占めるコンタクト部の割合を低くでき、1画素当たりの開口率、つまり、発光面積を高くすることができる。

【0093】図14に示す例では、第2TFT20の数を4とし、これら4つのTFT20-1~4は、電気的には電源ラインVLと有機EL素子50の陽極52との間に並列接続されている。4つの第2TFT20の能動層16は、一体で構成され、各TFT20-1~4のチャネル長方向は、図12等と同様、画素領域の長手方向又はデータラインDLの延在方向に平行に設定され、4つがほぼ一直線上に並んでいる。

24

【0094】4つの第2TFT20-1~4は、ここでは、電源ラインVLと3カ所で接続され、第1、第2配線層40-1及び40-2により、有機EL素子50の陽極52と2カ所で接続されている。図14の構成例では、単一の能動層16の最も外側に位置するTFT20-1、20-4の各ソース領域16 s_1 、16 s_4 がそれぞれ単独で電源ラインVLと接続され、中央に位置するTFT20-2、20-3の各ソース領域16 s_2 及び16 s_3 が、共通で電源ラインVLに接続されている。第2TFT20-1及び20-2と、有機EL素子50

とは、第2TFT20-1及び20-2の間から素子5 0に延びる第1配線層40-1にドレイン領域16d₁ 及び16d₂が接続され、この第1配線層40-1は有 機EL素子50の形成領域に延び、素子の陽極52と接 続されている。また、第2TFT20-3及び20-4 と、有機EL素子50とは、第2TFT20-3及び2 0-4の間から素子50に延びる第2配線層40-2に ドレイン領域16d₃及び16d₄が接続され、この第2 配線層40-2は有機EL素子50の形成領域に延び、 素子の陽極52と接続されている。このように、4つの

第2TFT20-1~4と有機EL素子50とは2カ所のみ接続されており、4つの第2TFT20-1~4を 設けることによる発光領域の減少を抑制している。

【0095】また、図14の構成においては、4つの第2TFT20-1~4を画素の長手方向に沿ってほぼー直線上にチャネル長方向が向くように配置しているため、第2TFT20-1~4を効率的に1画素内に配置することを可能としている。

【0096】 [実施形態4] 次に、図15~図20を参 30 照して、第2 T F T 2 O と 有機 E L 素子 5 O との接続構 造について説明する。実施形態3において説明したよう に、有機EL素子50と第2TFT20とのコンタクト 領域は、透明陽極52を透過し下方の基板1から外部に 光を放射する方式(ボトムエミッション)の場合、非発 光領域となることが多い。また、多くの集積回路などに おいては集積度の向上、表示装置であれば解像度の向上 などを実現するためには、コンタクト面積をできる限り 少なくすることが望まれる。このような観点からは、第 2 T F T 2 0 の能動層 1 6 と、有機 E L 素子 5 0 の陽極 52とを直接接続する場合も、接続特性の向上のため直 接接続せず金属接続層(Al層やCr層など)を介在さ せる場合においても、図15に示すように層間絶縁膜1 4の第1コンタクトホール70, 第1平坦化絶縁層18 の第2コンタクトホール72を重ねて形成することが好

【0097】しかし、複数のコンタクトホールを図15 (a)に示されるように重ねて形成した場合、コンタクトホール合計段差(h70+h72)が大きくなり、コンタクトホール上に形成される層の表面平坦度が低下す 50 る。さらに、陽極エッジ領域における発光素子層51の カバレッジ不良による陽極52と陰極57との短絡を防 止するため、図15(a)に示すように陽極52のエッ ジ領域を覆う第2平坦化絶縁層61が採用される場合が あるが、この第2平坦化絶縁層61は陽極52の中央領 域では開口される。従って、第2平坦化絶縁層61の開 口部は、上記第1及び第2コンタクトホール70及び7 2の近傍に形成されることとなり、発光素子層51の形 成面は、さらにこの第2平坦化絶縁層61の開口による 段差h74の影響も受けることとなる。

【0098】一方、有機EL素子50は、発光素子層5 1に電流を流すことで発光層55に含まれる発光性有機 化合物を発光させており、発光素子層51の層内におい て、その厚さに大きな差があると、他より薄い部分で電 界集中が起きやすく、そのような部分にダークスポット が発生しやすいことが知られている。ダークスポットは 表示品質を低下させ、また素子駆動により拡大すること も多いため、素子寿命を短くしてしまうことにもなる。 従って、コンタクト領域の上層に有機EL素子50を形 成する場合には、発光素子層51の形成面の平坦性をで に凹凸の多い面に形成されることになる図15のような コンタクト構造は発光素子層51の信頼性向上などの観 点からは好ましくない。

【0099】図16は、以上をふまえ、発光素子層51 の形成面での平坦性を高めた接続方法の例を示してい る。図16(a)は第2TFT20の能動層16と、有 機EL素子50の陽極52とのコンタクト部分の断面構 造、図16(b)は、このコンタクト部分の概略平面構 造を示している。図16に示す接続構造は、陽極52の エッジ領域を覆う第2平坦化絶縁層61が存在すること と、第2TFTがトップゲートである点を除き、実施形 態1において説明した図8及び図9と共通し、配線層4 Oと陽極52との接続位置が、配線層40と第2TFT 20の能動層16との接続位置とずれて配置されてい る。このようなレイアウトを採用することで、配線層4 0と陽極52とのコンタクト領域では、陽極表面、つま り発光索子層51の形成面は、第2コンタクトホール7 2による段差 h 7 2 の影響を受けるだけで、図 1 5 のよ うに第1コンタクトホール70による段差 h70の影響 を受けない。従って、図15と図16の比較からも理解 40 できるように、発光素子層形成面、特に発光層55が形 成され各画素の発光領域における素子層形成面の平坦性 の向上が図られている。

【0100】図17は、上記図16における発光素子層 の形成面を更に平坦にするための方法を示している。図 17に示す例では、図16と同様に、配線層40と有機 E L素子50の陽極52とを接続する第2コンタクトホ ール72の形成位置を第1コンタクトホール70の形成 位置からずらすと共に、第2平坦化絶縁層61によって

層55の形成される領域では、第1コンタクトホール7 0はもちろんのこと第2コンタクトホール72による段 差の影響も受けず、発光素子層形成面の平坦性を一段と 向上することが可能となっている。また、第2平坦化絶 縁層61は陽極52のエッジ領域を覆っているので陽極 52と陰極57とのショートなども確実に防止されてい る。

【0101】ここで、有機EL素子の発光領域は、陽極 52と陰極57とが間に配置される発光層55を挟んで 対向する領域となり、陽極52と発光素子層51との間 に第2平坦化絶縁層61が形成されている領域は発光し ない。従って、図17に示す構成では、厳密には第2平 坦化絶縁層61が陽極52のエッジだけでなく第2コン タクトホール72の上方まで覆うため、その分発光領域 は減少することとなる。しかし、既に説明したように下 層に遮光性の配線層40などが形成されていると、配線 **層40の形成領域は外部から見れば非発光領域となる。** 従って、図17のように第2平坦化絶縁層61が第2コ ンタクトホール72を覆う構造を採用してもそれによる きるだけ髙めることが要求され、発光素子層51が非常 20 1 画素当たりの実際の発光面積の減少を抑制することが できる。

> 【0102】第2平坦化絶縁層61によってコンタクト ホールを覆う方法は、上述の図15のように第1及び第 2コンタクトホール70、72が重ねて配置されるレイ アウトに採用することによっても、発光素子層形成面の 平坦性向上効果を発揮する。即ち、図18に示すコンタ クト部の断面構造のように、第2TFT20の能動層1 6と有機EL素子50の陽極52とが重ねて形成された 第1及び第2コンタクトホール70、72によって接続 され、この2つのコンタクトホールによって陽極52の 上面が深く窪んだ領域を第2平坦化絶縁層61で覆う。 従って、コンタクトホール70及び72の上方における 発光素子層形成面は、第2平坦化絶縁層61によって形 成された平坦性の良い面となる。また、図18では2つ のコンタクトホール70、72を同じ位置に形成するこ とで、1画素内での素子配置効率が高く、また、発光領 域の向上に寄与することも容易となる。

【0103】図19は更に別の発光素子層形成面の平坦 化方法を説明している。図17と相違する点は、第2コ ンタクトホール72の形成領域において、陽極52上に 第2平坦化絶縁層61ではなく、埋め込み層62を選択 的に形成してコンタクトホールによる窪みを埋めている ことである。このようにコンタクトホール72を覆う陽 極52上に選択的に埋め込み層62を形成することによ って、第2平坦化絶縁層61等を設けない場合であって も、コンタクトホール上の発光素子層形成面を平坦にす ることができる。また、図20に示すように、第1及び 第2コンタクトホール70、72を重ねて形成する場合 に図19と同様に埋め込み層62を採用しても良い。図 第2コンタクトホール72を覆っている。従って、発光 50 20では、2つのコンタクトホールが重ねて形成される 領域において、陽極52上に埋め込み層62を選択的に 形成しており、2つのコンタクトホールによって形成される深い窪みが埋められている。図19及び図20のいずれにおいても、発光素子層51は、コンタクトホール 形成領域においては、埋め込み層62の平坦な面の上に 形成されることとなり、この領域での発光素子層の不具 合発生を防止することができる。

【0104】なお、第2平坦化絶縁層61及び上記埋め 込み層62の材質は上面が平坦となればどのようなもの でも良いが、発光素子層51と反応したり含水性でなく 10 安定で絶縁性の材料が良い。例えばポリイミドや、HM OSO、TOMCAT、TEOSなどを用いることがで きる。

[0105]

【発明の効果】以上説明したように、本発明においては、有機 E L 素子などの被駆動素子に電力を供給するトランジスタの特性のばらつきを緩和することが可能で、被駆動素子への供給電力のばらつきを平均化し、被駆動素子における発光輝度ばらつき等を防止することができる。

【0106】また、本発明では、被駆動素子とこの素子に電力供給するトランジスタとを最小限のコンタクト数で接続することで、限られた面積内に効率よく必要なトランジスタや素子などを配置できる。従って、被駆動素子として例えば E L 素子などが採用される場合に 1 画素単位などにおける発光面積率を向上することができる。【0107】さらに、本発明では、被駆動素子を形成する面の平坦性を向上することができ、被駆動素子の信頼性を向上することが可能となる。

【図面の簡単な説明】

【図1】 アクティブマトリクス型有機 E L 表示装置の 1 画素の回路構成を示す図である。

【図2】 本発明の実施形態1のアクティブマトリクス 型有機EL表示装置の1画素あたりの回路構成例を示す 図である。

【図3】 TFTのI-V特性を示す図である。

【図4】 本発明及び従来の回路構成によって実現される効果を示す図である

【図5】 本発明の実施形態1のアクティブマトリクス 型有機EL表示装置の1画素あたりの別の回路構成を示 40 す図である。

【図6】 本発明の実施形態 | のアクティブマトリクス型有機 E L 表示装置の | 画素あたりの別の回路構成を示す図である。

【図7】 本発明の実施形態1のアクティブマトリクス 型有機EL表示装置の1画素あたりのさらに別の回路構成を示す図である。

【図8】 図7に示す回路構成を備えた本実施形態1に

係るアクティブマトリクス型有機 ELパネルの平面構成 図である。

【図9】 図8のA-A、B-B、C-C線に沿った断面構成を示す図である。

【図10】 実施形態2に係るアクティブマトリクス型 有機ELパネルの1画素当たりの平面図及び断面図である。

【図11】 実施形態2に係るアクティブマトリクス型 有機ELパネルの1画素当たりの他の平面構成例である。

【図12】 実施形態3に係るアクティブマトリクス型 有機ELパネルの1画素当たりの平面図である。

【図13】 実施形態3に係るアクティブマトリクス型 有機ELパネルの1画素当たりの他の平面構成例である。

【図14】 実施形態2に係るアクティブマトリクス型 有機ELパネルの1画素当たりの他の平面構成例であ る。

【図15】 第2TFTの能動層16と有機EL素子520 0の陽極52とのコンタクト部における断面及び平面構造を示す図である。

【図16】 実施形態3に係る第2TFTの能動層16 と有機EL素子50の陽極52とのコンタクト部における断面及び平面構造例を示す図である。

【図17】 実施形態3に係る第2TFTの能動層16 と有機EL素子50の陽極52とのコンタクト部における他の断面構造例を示す図である。

【図18】 実施形態3に係る第2TFTの能動層16 と有機EL素子50の陽極52とのコンタクト部におけ 30 る他の断面構造例を示す図である。


【図19】 実施形態3に係る第2TFTの能動層16 と有機EL素子50の陽極52とのコンタクト部におけ る他の断面構造例を示す図である。


【図20】 実施形態3に係る第2TFTの能動層16 と有機EL素子50の陽極52とのコンタクト部における他の断面構造例を示す図である。


【符号の説明】

基板(透明基板)、2,25,35 ゲート電極、
 ゲート絶縁膜、6,16 能動層(p-si膜)、


10 第1TFT (スイッチング用TFT)、14 層間絶縁膜、18 平坦化絶縁層、20,22,24 第2TFT (素子駆動用TFT)、30,32,34 補慣用TFT、40,42 コネクタ(配線層)、41 金属接続層、50 有機EL素子、51 発光素子層、52 陽極、53 第1ホール輸送層、54 第2ホール輸送層、55 有機発光層、56 電子輸送層、57 陰極、GL ゲートライン、VL 電源ライン、DLデータライン。










【図8】











16cb















【図20】



フロントページの続き

H O 5 B 33/14

(51) Int.Cl.⁷

識別記号

F I H O 1 L 29/78 テーマコード(参考)

6 1 2 D 6 2 7 G

Fターム(参考) 3K007 AB00 AB02 BA06 CB01 DA00

DBO3 EBOO FAO1

5C094 AA03 AA25 AA53 AA55 BA03

BA29 CA19 EA04 EA07

5F048 ACO4 BA16 BB09 BE08 BF02

BF12 BF16 BC07

5F052 AA02 BA01 BA07 DA02 JA01

5F110 AA30 BB01 CC02 CC08 EE28

GGO2 GG13 GG26 HJO1 HLO3

HLO4 HLO7 HM18 NN73 PPO3

PP05 PP06

```
【公報種別】公開特許公報の訂正
【部門区分】第6部門第2区分
【発行日】平成14年10月3日(2002.10.3)
【公開番号】特開2002-175029 (P2002-175029A)
【公開日】平成14年6月21日(2002.6.21)
【年通号数】公開特許公報14-1751
【出願番号】特願2001-279802 (P2001-279802)
【訂正要旨】分類誤載につき下記の通り訂正する。
【記】
【国際特許分類第7版】
【誤】
 GO9F 9/30
         365 Z
 HO1L 21/20
    21/336
    27/08
         331 E
    29/786
 HO5B 33/14
           Α
【正】
 G09F 9/30
         365 Z
          338
 H01L 21/20
    21/336
    27/08
         331 E
    29/786
```

HO5B 33/14